PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-152497

(43) Date of publication of application: 14.06.1989

(51)Int.CI.

G09G 3/20 H04N 5/66

(21)Application number : **62-312802**

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

09.12.1987

(72)Inventor: TAKEBE HIDEJI


ISHIMOTO AKIHIKO

(54) IMAGE DISLAY DEVICE

(57) Abstract:

PURPOSE: To display a display screen which has lower resolution than a display panel fully on a screen by adding counters to a programmable counter and controlling the counting-up operation of the programmable counter with the output of the counter.

CONSTITUTION: Counters 22 and 23 are added to the programmable counter 20, pulses of a horizontal synchronizing signal 101 inputted to the programmable counter 20 are thinned out with the output of the counters 22 and 23 which periodically vary their outputs 104 and 105 by counting pulses of the horizontal synchronizing signal 102, and in a section wherein the input is thinned out, pixel data of the same line are read out of a refresh memory ≥2 times and displayed. Consequently, the screen having lower resolution than the screen can displayed on the display panel whose screen resolution is fixed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

19日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1 - 152497

@Int_Cl_4

識別記号

庁内整理番号

❸公開 平成1年(1989)6月14日

G 09 G 3/20 H 04 N 5/66 7335-5C B-7605-5C

審査請求 未請求 発明の数 1 (全8頁)

②特 願 昭62-312802

20出 願 昭62(1987)12月9日

仰発 明 者 武 部

秀 治 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

砂発 明 者 石 本

昭彦

兵庫県伊丹市瑞原4丁目1番地 三菱電機セミコンダクタ

ソフトウェア株式会社北伊丹事業所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 大岩 増雄 外2名

明 細 書

1. 発明の名称

画像表示装置

2. 特許請求の範囲

(1)表示画面の同期信号発生回路、表示タイミング発生回路、表示画面の画素データを保存するリフレッシュメモリのアドレス発生回路、前記リフレッシュメモリから、表示画面ラスタに対応して読み出された画案データを映像信号に変換するピデオ回路、このピデオ回路の出力を受けて、画面を表示する表示媒体を含む画像表示装置において、

前記アドレス発生回路が、少なくとも、表示画面の水平同期信号を入力クロックとするプログラマブルカウンタの出力が入力され、表示位置に対応した画素データが保存されているリフレッシュメモリのアドレスを発生するアドレス変換回路、前記水平同期信号を入力クロックとする少なくても1つのカウンタ、

マブルカウンタに水平同期信号の入力クロックの 数をカウントアップすることを禁止する禁止信号 を出力する出力制御回路から構成されることを特 徴とする画像表示装置。

(2) アドレス発生回路が、少なくとも水平同期信号を入力クロックとするブログラマブルカウンタ、このカウンタの出力によつてリフレッシュメモリのアドレスを発生するアドレス変換回路、前記水平同期信号を入力クロックとするM進カウンタにかウントアップ禁止信号を出力する出力制御回路から構成されることを特徴とする特許第次の範囲第1項記載の画像表示装置。

(3) アドレス発生回路が、少なくとも水平同期信号を入力クロックとするプログラマブルカウンタ、このプログラマブルカウンタの出力によつて、リフレッシュメモリのアドレスを発生するアドレス変換回路、水平同期信号を入力クロックとする M 適カウンタをよび、前記 N 進カウンタの出

カによつて、前配プログラマブルカウンタに、カウントアップ禁止信号を出力する出力制御回路から構成され、前配M進カウンタの指示値と、前配N進カウンタの指示値とが、あらかじめ指定されたそれぞれの数を示している間、前配プログラマブルカウンタに、カウントアップ禁止信号を出力する出力制御回路から構成されることを特徴とする特許求の範囲第1項記載の画像表示装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は表示画面の解像度が固定されている画像表示装置、特に液晶表示パネルあるいはプラズマ表示パネル等を用いた画像表示装置に関する。 (従来の技術 〕

近年、液晶表示パネルあるいはブラズマ表示パネル等の表示パネルにおいて技術革新、低価格化が進み、パーソナルコンピュータにおいてもこれらの表示パネルを用いた可搬型のものが普及してきている。

〔 発明が解決しようとする問題点〕

(3)

本発明は上配のような問題点を解決するためになされたもので、表示画像の解像度が固定された表示パネル上に表示パネルの解像度よりも低い解像度をもつた画面を表示する場合でも、表示パネルの画面一杯に表示し見易い画面を出すことができる画像表示装置を提供することを目的とする。
〔問題点を解決するための手段〕

本発明に保る画像表示装置は、プログラマブルカウンタにカウンタを付加しこのカウンタの出力により、プログラマブルカウンタのカウントアツブを制御したことにある。

(作用)

表示パネルの解像皮より低い表示画面を画面 -杯に表示するようにしたものである。

〔寒施例〕

第1 図は、本発明の一実施例である画像表示装置を示すプロック構成図である。 同図において(1)は入力原回路であり、マイクロブロセッサ等で構成され、リフレッショメモリ(4)へ 画素データを入力するものである。(2)はメモリアドレス発生回路

従来パーソナルコンピュータに対応するソフト ウェアは過去開発されたものを含めて多数流通し ているが、表示媒体の技術進歩に伴い、一般に以 前に開発されたソフトゥエアに対応する表示画面 の解像度は、新しく開発されたソフトウェァに対 応する表示画面のそれに比べ低い。したがって、 一台のパーソナルコンピュータにおいて利用され るソフトウェアに対応する表示画面の解像度は複 数存在することになる。ところで表示パネルは通 常表示画面の解像度は固定であり、この表示パネ ルを用いて表示パネルの解像度より低い表示画面 をもつソフトウェアを動作させた場合表示画面は 表示パネルの画面サイズより小さくなる。例えば、 640 ドット× 480 ドット (縦×横) の解像度をも つ表示パネルを用いて、 640 ドット× 200 ドット の画面を表示した場合、第2図に示すように表示 画面は全体の 5/12 と半分以下になり、全体の 7/12 は非表示部分である。このため表示画面は小さく なり見にくく高解像度の表示パネルを用いた特徴 が生かされてとない。

(4)

第8図は、第1図におけるメモリアドレス発生回路(2)の一実施例である。同図において、ぬはブログラマブルライン・カウンタで、入力に水平同期借号パルスが印加されるごとにカウント・アップする。プログラマブルラインカウンタぬの出力(102)はアドレス変換回路如に入力され、リフレッシュメモリのアドレスに変換され借号(108)とし

て出力される。一方、水平同期信号(101)は、 M 進カウンタ OD Q OF N 進カウンタ OD IC クロック として入力される。 M 進カウンタ OD Q OF N 進カウンタ OD OD D OD IC Q D OD

第4図は、第8図における出力制御回路はの一 実施例である。同図において、ははアンド回路四 及びめの出力(114)・(115)が2入力となるアンド 回路であり、この出力はD型フリップフロップの のD入力となる。D型フリップフロップののクロックは水平同期信号パルス(101)が入力され、 の立ち下りに同期して入力(107)は出力(108)へ 伝達される。はD型フリップフロップめの出力 (108),M進カウンタめの出力(104),及びN進 カウンタ体の出力(105)が入力となる入力ノア回 路であり、出力はアンド回路の一方の入力(106)

(7)

ットされている。また、入力(125)がLレベルで あるため、N(=6)進カウンタ43の出力(105)は アンド回路のの出力(115)に伝達されず常にレレ ベルになる。さらに出力 (115) は常にLレベルで あるためアンド回路匈の出力 (107) も常にLレベ ルになり D 型フリップフロップ 回路 めの出力 (108) も常にLレベルになる。一方入力 (124) は H レベ ルであるため、M(=8)進カウンタのの出力(104) はアンド回路四の出力(114)に伝達される。した がつてノァ回路図の出力(106)は、出力(114)の 極性を反転した信号となる。 すなわち、出力(106) は水平同期借号パルス (101) を 8 個カウントする ととに 1 クロックの間 L レベルになり、その他の 間はHレベルである。したがつてアンド回路勾の 出力(100)は、水平同期信号パルス(100)に比べて 8パルスごとに1パルス抜けた個号となり、プロ グラマプルラインカウンタ 20のカウンタ 値は、パ ルスが抜けた期間は2パルスにわたつて同じ値に なり進まない。プログラマブルラインカウンタの の出力(102)はアドレス変換回路仰に入力され、

である。すなわち、ノア回路はの8入力(104)。(105)(108)のうち少なくとも1入力が"High"(H)レベルであれば、出力(106)はレレベルになりラスタカウンタはクロックとして水平同期付けれるが供給されない。また、アンド回路は及びの出力(114)及び(115)は、それぞれ入力(124)及び(125)によつて制御され、これらの入力がHレベルの場合のみ、それぞれM進カウンタは及びN進カウンタはの出力(104)及び(105)がアンド回路四及びの出力(114)及び(115)へ伝達される。

第 5 図は、第 1 図 , 第 8 図 , 第 4 図に示された本発明の一実施例の動作説明を行なりためのタイミング・チャートである。ただし同図においては M 進カウンタ及び N 進カウンタは各々 8 進カウン タ及び 6 進カウンタとなつている。

第 5 図 (1) は垂直 400 ラインの画面に垂直 850 の ラインの画面データを 400 ラインに拡大して表示 する場合のタイミング・チャートである。 この場 合、ブログラマブルラインカウンタ 20 は40 進にセ

(8)

アドレス変換回路 のの出力 (108) がリフレッシュ 入り (100) で水平同期 パルスが抜け ている区間 で水平同期 パルスが抜け ている区間にわたって リフレッシュメ 出し でいる では リカの同じ表示 ラインの 画素 データが 表示 される。 したがつて 表示 タイン 40 本に対し表示される。 したがつて表示 タイン 40 本に対し表示される画案 データは 85 本分 で あり、 垂直 400 ラインの 画面に対し、 850 ライン 分の画案 データだけで 400 ラインの表示がされる。

第 5 図 (2) は垂直 480 ラインの画面に垂直 400 の ラインの画面データを 480 ラインに拡大して表示する場合のタイミング・チャートである。 この場合、 プログラマブルラインカウンタ (2) は 48 進にセットされている。また、入力 (124) がレレベルであるため、 M(=8) 進カウンタ (4) の出力 (104) はアンド回路 (5) の出力 (114) に伝達されず常にレレベルになる。さらに出力 (114) は常にレベルで

あるためアンド回路匈の出力(107)も常にLレベ ルに なり D 型 フリップフロップ 回路 めの出力(108) も常にLレベルになる。一方入力(125)はHレベ ルであるため、 N(=6) 進カウンタ口の出力(10)は アンド回路のの出力(115)に伝達される。したが つてノア回路28の出力(108)は、出力(115)の極 性を反転した信号となる。すなわち、出力(106) は水平同期信号パルス (101) を 6 個カウントする ごとに 1 クロックの間Lレベルになり、その他の 間はHレベルである。したがつてアンド回路勾の 出力(100)は、水平同期信号パルス(100)に比べ て6パルスごとに1パルス抜けた信号となり、ブ ログラマブルラインカウンタ図のカウンタ値は、 パルスが抜けた期間は2パルスにわたつて同じ値 になり進まない。プログラマブルラインカウンタ ぬの出力(102)はアドレス変換回路ぬに入力され、 - アドレス変換回路の出力(108)がリフレッシュ メモリ(4)のアドレスを制御する。したがつて、入 力(100)で水平同期パルスが抜けている区間では 2 パルスの区間にわたつてリフレツシュメモリ(4)

OΒ

の出力となる。したがつてD型フリップフロップ 回路切の出力(108)には、入力(107)に比べて1 クロック遅れた信号が出力される。ノア回路はの 出力(106)には入力(108),(114)及び(115)を合 成した信号が出力される。以上より第 5 図 (3) に示 すように、水平同期信号パルスが48個入力される 間すなわち垂直48 9 イン分の表示される間、プロ グラマプルタインカウンタののカウンタ値は85進 することになり、リフレツシュメモリ(4)から睨み 出される画案データは85ライン分である。したが つて垂直 480 ラインの画面を表示するためには 850 ライン分の画案データですませることができ る。 この場合 850 ラインを 480 ラインに拡大する ための専用のカウンタは必要なく、 850 ラインを 400 ラインに拡大するための 8 進ヵウンタと 400 ラインを 480 ラインに拡大するための 6 進カウン タを組み合せて第4図に示した実施例のように簡 単な出力制御回路を付加することにより実現して

な お、第6図に補足的に表示 ラインと 表示され

内の同じ表示 9 インの画 案データを読み出し表示することに なる。 すなわち第 5 図 ② の場合であれば、 表示画面の第 6 表示 9 インと第 7 表示 9 インは両方とも第 6 表示 9 インの画案 データが表示される。 したがつて表示 9 イン48本に対し表示される画案 データは40 本分であり、 垂直 480 9 インの画面に 対し、 400 9 イン分の画案 データだけで400 9 インの表示がされる。

第 5 図 (3) は垂直 480 ラインの画面に対し垂直 850 ラインの画面データを 480 ラインに拡大して表示する場合のタイミング・チャートである。 この場合、 ブログラマブルラインカウンタ 20 は 48 進にセットされている。 入力 (124) 及び (125) は 共に H レベルにセットされているため、 M (=8) 進カウンタ 20 の出力 (104) 及び N (=6) 進カウンタ 20 の出力 (105) は それぞれアンド回路 23 及び 20 の出力 (114) 並びに (115) に 伝達される。一方、 出力 (114) 及び (115) は、 水平同期 信号パルスが 36 個入力されるごとに 1 パルスの区間同時に H レベルになるため、アンド回路 24 の出力 (107) も同様

02

る 画 案 データの ライン番号の関係を示す。 (発明の効果)

4. 図面の簡単な説明


第1 図は本発明の一実施例のシステム・プロック図、第2 図は従来のシステムに対応する表示画面例を示す正面図、第8 図は本発明によるアドレス制御回路の一実施例を示すプロック図、第4 図は本発明による出力制御回路の一実施例を示すプロック図、第5 図は本発明による一実施例を説明


するためのタイミングチャート図、第 6 図は表示 ライン番号と、表示される画案データのライン番号の関係図である。

1: 入力額回路、2: メモリアドレス 発生回路、8: アドレスセレクタ、4: リフレッシュメモリ、5: 同期信号発生回路、6: 表示タイミング発生回路、7: ビデオ回路、8: 表示パネル、20: ブ煌回路、7: ビデオ回路、8: 表示パネル、20: ブ煌回路、2: N進カウンタ、21: アドレス変換回路、2: N進カウンタ、21: アドレス変換回路、2: N進カウンタ、23: N進カウンタ、23: N ルウンタ、21: アドレス変換回路、2: N ルウンタ、23: N ルウンタ、20: N ルウンタ、20: N ルウンタ、20: N ルウンタップ回路、20: N ルラインカウンタ 20 の出力、102: ブログラマアルラインカウンタ 20 の出力、108: メモリアドレス出力、104: M 進カウンタ 20 の出力、105: N 地カウンタ 20 の出力、106: 出力制御回路 24 の出力、107: D 型フリップフロップ27 の出力、107: D 型フリップフロップ27 の出力、

代理人 大岩增雄


Œ5






第 5 図(2)

入力124= *L*レベル、入力125= H*レベルの場合





第 5 図(3)

入カ 124 = "H"レベル、入力 125="H"レベルの場合




第6図





400ライン - 480ライン



350ライン→ 480ライン